VIA подготовила 90-нм чипы S3 к производству

Компания Cadence Design Systems заявила о том, что с применением ее технологии Encounter были подготовлены к производству (доведены до стадии tape out) 90 нм графические чипы VIA S3. Таким образом, VIA станет одним из первых азиатских производителей, освоивших этот техпроцесс.

Технология Encounter охватывает все основные этапы производства чипов – размещение функциональных блоков на подложке (floorplanning), сегментацию (partitioning), прокладку межблочных соединений (setup), разводку (routing) и проверку целостности соединений (signal integrity). Представитель Cadence заявил о том, что таким образом Encounter приобрела статус технологии для массового производство и выразил удовлетворение результатами, в частности, итоговыми размерами чипа, результатами разводки соединений и полученными скоростными характеристиками.

3DNews.ru